當前位置: 主頁 > 新聞 >
 

新思科技IC Compiler II 協助ARM Cortex-A73 CPU與 Mali-G71 GPU之早期採用者成功投片(tape-out)

本文作者:新思科技       點擊: 2016-06-07 11:26
前言:
Synopsys 之Galaxy設計平台針對Cortex-A73 CPU推出優化參考實作(reference implementation)解決方案
2016年6月7日--新思科技 (Synopsys) 今日宣佈與安謀國際科技(ARM)於其新款ARM® Cortex®-A73 處理器及 Mali™-G71 繪圖核心的成功合作,協助早期使用者(early adopters)在採用FinFET製程技術時成功地實際投片,可有效應用於高階行動裝置的晶片設計。此次合作亦提供採ARM Artisan標準元件、記憶體及POP™ IP 的Cortex-A73 CPU參考實作(RI),利用Design Compiler Graphical、IC Compiler II和其他Galaxy™設計平台工具的最新功能, 達到設計產能及優化效能、功率(power)與面積(PPA)方面的突破。
 
安謀國際科技(ARM) CPU事業群副總裁暨總經理James McNiven表示,我們針對虛擬實境(virtual reality)和擴增實境(augmented reality)應用所提供的頂級行動套件,包括Cortex-A73 CPU及Mali-G71繪圖處理器,可以有效符合這類應用所需的最高效能要求; 而我們與新思科技在這些核心上的合作,能幫助共同客戶運用Galaxy設計平台的最新功能,達成其產品所需的效能、功率及面積等方面的嚴格要求。
 
安謀國際 (ARM) 高階行動應用套件早期採用者可運用Cortex-A73四核心參考實作中,新思Galaxy設計平台的諸多功能,達到晶片設計時效能、功率及面積(PPA)之最佳化:
• Design Compiler Graphical中的multibit register inference及placement-awareness大幅降低壅塞,並可加快20%週轉時間(turnaround time)
• IC Compiler II所提供的layer-awareness、concurrent clock和data optimization以及先進路由選項等,協助維持訊號完整性
• 於synthesis、place & route及簽核(signoff)過程中進行on chip variation (OCV)分析,以達成最佳時序及功率
• IC Compiler II 的PrimeTime 時序與leakage engineering change order (ECO)流程,可在不影響效能的情況下,將功率提升20%
• 全面層階式流程(hierarchical flow)加速設計實作
• 針對多電壓參考設計的UPF功耗設計,可達到最佳功率管理實作與驗證
• 全面性的multi-corner, multi-mode (MCMM)優化與簽核分析
 
新思科技設計事業群執行副總裁暨總經理Antun Domic 表示:「新思科技與安謀國際已有二十多年的合作淵源,共同提供優化設計解決方案以協助共同的客戶成功。我們針對安謀新款Cortex-A73處理器及 Mali-G71繪圖核心的合作,讓彼此的客戶得以利用Galaxy設計平台上的創新功能,實現領先業界的最佳化功耗、效能和面積 (PPA)目標。」

關於新思科技
新思科技是為開發日常所需的電子產品及軟體應用的創新公司、提供「矽晶到軟體(Silicon to Software™)」解決方案的合作夥伴。身為全球第16大的軟體公司,新思科技長期以來是全球電子設計自動化(EDA)和半導體IP領域的領導者,並逐漸發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片(SoC)的設計工程師,或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師,新思科技都能提供所需的解決方案,以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪:
http://www.synopsys.com

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11