當前位置: 主頁 > 新聞 >
 

新思科技(Synopsys)與台積公司(TSMC)共同開發7奈米FinFE製程

本文作者:新思科技       點擊: 2016-10-18 11:30
前言:
協力完成多項採用DesignWare邏輯庫及嵌入式記憶體之7奈米製程客戶投片(customer tapeouts)
 
2016年10月18日--新思科技近日宣布針對台積公司7奈米FinFET製程,已成功完成多項DesignWare®邏輯庫(Logic Libraries)及嵌入式記憶體(Embedded Memories)的客戶測試晶片之投片(tapeout)。此次投片成功意味者新思科技與台積公司就台積公司7奈米FinFET製程在DesignWare邏輯庫、嵌入式記憶體及介面IP的合作開發上邁向重大里程碑。長久以來,新思科技在台積公司先進FinFET製程上成功完成IP開發,創造出高效能、低功耗的系統級晶片(SoC),而此次雙方合作讓新思的IP發展再添一項成功紀錄。
 
台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「台積公司與新思科技在先進FinFET製程上擁有長久而成功的合作關係,讓雙方共同的客戶能以最低的風險將經矽晶驗證(silicon-proven)的高品質IP組合整合至SoC中。在台積公司7奈米製程上達成多項新思科技DesignWare IP的客戶投片展現了雙方合作的效益,也讓設計人員在達成功耗、效能及面積目標上更具信心,同時加速產品上市時程。」
 
新思科技IP暨原型建造行銷副總裁John Koeter指出,身為Physical IP的領導廠商,新思科技持續在先進的製程技術上讓客戶儘早取得IP,以協助設計人員納入必要功能及加速設計時程。藉由在台積公司7奈米製程中完成多項DesignWare IP的客戶投片,新思科技協助設計人員降低整合風險,並利用該最新科技使產品與眾不同。
 
關於 DesignWare IP
新思科技是一家專爲SoC設計提供優質、經矽晶驗證IP解決方案的領導廠商。其廣泛的DesignWare IP組合陣容,包括由控制器、PHY、下一代驗證 IP、類比IP、嵌入式記憶體、邏輯庫、處理器解決方案以及次系統組成的介面IP解決方案。為加速原型設計、軟體開發、將IP整合至SoC,新思科技的IP 套件式解決方案(IP Accelerated Initiative)提供IP 原型建造套件、IP軟體開發工具組和客製化的 IP子系統。新思科技在IP品質、廣泛的技術支援、強健的IP開發技術上,協助設計人員一方面降低整合的難度,一方面加速産品的上市時間。有關DesignWare IP的詳情,請參考
http://www.synopsys.com/designware
 
關於Synopsys
新思科技是專為開發電子產品及軟體應用的創新公司,也是提供「矽晶到軟體(Silicon to Software™)」解決方案的最佳合作夥伴。身為全球第15大的軟體公司,新思科技長期以來是全球電子設計自動化(EDA)和半導體IP領域的領導者,並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片(SoC)的設計工程師,或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師,新思科技都能提供所需的解決方案,以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪:
http://www.synopsys.com

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11