新思科技成功完成台積公司7奈米FinFET製程IP組合的投片
前言：
用於台積公司7奈米製程技術的DesignWare 基礎及介面IP能加速行動、
車用及高效能運算SoC的上市時程
2017年9月19日--新思科技今日宣布針對台積公司7奈米製程技術，已成功完成DesignWare® 基礎及介面PHY IP組合的投片，其中包括邏輯庫、嵌入式記憶體、嵌入式測試及修復、 USB 3.1/2.0、 USB-C 3.1/DisplayPort 1.4、DDR4/3、 MIPI D-PHY、 PCI Express® 4.0/3.1、乙太網路 及SATA 6G。其他DesignWare IP，包括LPDDR4x、HBM2 和MIPI M-PHY，預計於2017年完成投片。與16FF+製程相比，台積公司7奈米製程能讓設計人員降低功耗達60%或提升35%的效能。藉由提供針對台積公司最新7奈米製程的IP組合，新思科技協助設計人員達到行動、車用及高效能運算應用在功耗及效能上的要求。
台積公司設計基礎架構行銷事業部資深協理Suk Lee表示：「過去十多年來，新思科技一直與台積公司保持密切合作，針對台積公司不同階段製程開發出高品質IP。針對台積公司7奈米製程，新思科技成功完成DesignWare 基礎及介面IP組合的投片，顯示新思科技在IP領域的領導地位，其所開發的IP能協助雙方客戶透過台積公司製程技術，達到在功耗、效能和晶片面積等方面的提升。」
新思科技IP暨原型建造行銷副總裁John Koeter指出：「身為實體IP領導廠商，新思科技成功地在FinFET製程完成超過100次投片。我們致力於投資開發應用於最先進製程的IP，協助客戶實現必要功能並設計出具市場區隔的SoC。針對台積公司7奈米製程，我們成功完成DesignWare 基礎及介面IP組合的投片，讓設計人員有信心在整合IP與SoC時能大幅降低風險，並加速專案時程。」
上市時程
用於台積公司7奈米製程的DesignWare 基礎及介面IP組合已經上市；STAR 記憶體系統解決方案已可用於所有台積公司製程技術。
關於 DesignWare IP
新思科技是一家專爲SoC設計提供優質、經矽晶驗證IP解決方案的領導廠商。其廣泛的DesignWare IP組合陣容，包括由控制器、PHY、下一代驗證 IP、類比IP、嵌入式記憶體、邏輯庫、處理器解決方案以及次系統組成的介面IP解決方案。為加速原型設計、軟體開發、將IP整合至SoC，新思科技的IP 套件式解決方案(IP Accelerated Initiative)提供IP 原型建造套件、IP軟體開發工具組和客製化的 IP子系統。新思科技在IP品質、廣泛的技術支援、強健的IP開發技術上，協助設計人員一方面降低整合的難度，一方面加速産品的上市時間。有關DesignWare IP的詳情，請參考http://www.synopsys.com/designware。
新思科技是一家專爲SoC設計提供優質、經矽晶驗證IP解決方案的領導廠商。其廣泛的DesignWare IP組合陣容，包括由控制器、PHY、下一代驗證 IP、類比IP、嵌入式記憶體、邏輯庫、處理器解決方案以及次系統組成的介面IP解決方案。為加速原型設計、軟體開發、將IP整合至SoC，新思科技的IP 套件式解決方案(IP Accelerated Initiative)提供IP 原型建造套件、IP軟體開發工具組和客製化的 IP子系統。新思科技在IP品質、廣泛的技術支援、強健的IP開發技術上，協助設計人員一方面降低整合的難度，一方面加速産品的上市時間。有關DesignWare IP的詳情，請參考http://www.synopsys.com/designware。
關於Synopsys
新思科技是專為開發電子產品及軟體應用的創新公司，也是提供「矽晶到軟體（Silicon to Software™）」解決方案的最佳合作夥伴。身為全球第15大的軟體公司，新思科技長期以來是全球電子設計自動化（EDA）和半導體IP領域的領導者，並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片（SoC）的設計工程師，或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師，新思科技都能提供所需的解決方案，以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪：www.synopsys.com。
