2017年10月02日--新思科技(Synopsys)近日宣佈，台積公司(TSMC)已就其7奈米FinFET Plus製程技術的最新設計規範手冊(Design Rule Manual, DRM)，驗證通過新思科技的設計平台(Design Platform)。透過此項針對新思科技設計實作解決方案IC Compiler II布局與繞線系統的認證，客戶得以及早採用台積公司首度針對大眾市場(mass-market)所推出之超紫外線光刻技術(extreme ultraviolet lithography, EUV)製程。
新思科技設計平台是以今年稍早獲得台積公司7奈米製程技術的認證為基礎，目前已被廣泛的應用市場所採用並且有多項投片與生產，包括高效能運算(HPC)及行動裝置。
台積公司設計基礎架構行銷事業部資深協理Suk Lee表示：「透過7奈米FinFET Plus，我們更能夠提供差異化的平台解決方案，協助我們的客戶在其廣基市場或高價利基產品上充分獲益。與新思科技的持續合作使我們能夠在產能和終端市場之quality-of-results都能為客戶帶來高度的價值，並確保我們的共同客戶能夠在產品開發週期中，盡可能獲得最大的投資報酬率(ROI)。」
為了在不斷成長的行動裝置市場和新興的IoT市場中進一步創造差異化，特別透過PrimeTime® 時序分析技術實現低電壓操作。例如以先進波形傳遞等主要技術幫助捕捉米勒電容(Miller-capacitances)及電阻中心「長尾(long-tail)」效應的先進節點影響。透過Liberty™ Variation Format (LVF)指定的參數晶片內變異(POCV)支援，已經擴大為可捕捉低電壓時的非高斯效應。新思科技的整個實體實作及分析流程現在都支援經Liberty技術顧問委員會(LTAB)批准的LVF-based POCV，在面積及總設計功率方面提供顯著的結果品質(QoR)改善，幫助客戶降低變異餘量。藉由導入via-pillar-aware ECO收斂，提供physically-aware signoff的進一步差異化，可協助設計人員在產能效率、良率及整體設計可靠性等都獲致最大效益。
新思科技設計事業群產品行銷副總裁Bijan Kiani說：「經由與台積公司的合作，我們在新思科技設計平台上成功完成多項7奈米FinFET Plus生產設計。這套通過台積公司認證的設計平台能夠協助設計人員充分運用台積公司的先進技術，實現高性能且低功耗的設計。」
通過台積公司7奈米FinFET Plus製程驗證之新思科技設計平台的主要產品包括：
• IC Compiler II布局與繞線：全色繞線及萃取、用於縮短後段製程間距的先進切割金屬建模，以及通路銅柱技術的全流程部署
• PrimeTime簽核時序：以強化實體察知ECO技術，提供低電壓高效能設計的先進變異建模
• StarRC™簽核萃取：依製程調諧的色彩感知變異建模、達成高效能設計的通路銅柱建模
• IC Validator實體簽核：經認證的簽核DRC及LVS設計規則，包括新的多重成像規則檢查；新增/額外模擬參數的LVS新萃取特徵；以及2D可擴充FILL功能增強
• HSPICE®、CustomSim™及FineSim® 模擬解決方案：具自加熱/老化效應的FinFET裝置建模以及Monte Carlo feature support；類比、邏輯、高頻以及SRAM設計的準確電路模擬結果
• Custom Compiler™客製設計：全著色互動繞線、DRC檢查及密度報表製作、色彩感知EM以及RC報表製作
• NanoTime客製時序分析： 內嵌SRAM低功率設計的準位調節器先進分析，和全新SRAM預充電以及位元線到字元線時序檢查
• ESP-CV客製功能驗證：SRAM、巨集以及元件庫設計的電晶體級象徵等效檢查
• CustomSim可靠性分析：self-heat aware EM規則及先進通孔支援的準確動態電晶體級IR/EM 分析
• IC Compiler II布局與繞線：全色繞線及萃取、用於縮短後段製程間距的先進切割金屬建模，以及通路銅柱技術的全流程部署
• PrimeTime簽核時序：以強化實體察知ECO技術，提供低電壓高效能設計的先進變異建模
• StarRC™簽核萃取：依製程調諧的色彩感知變異建模、達成高效能設計的通路銅柱建模
• IC Validator實體簽核：經認證的簽核DRC及LVS設計規則，包括新的多重成像規則檢查；新增/額外模擬參數的LVS新萃取特徵；以及2D可擴充FILL功能增強
• HSPICE®、CustomSim™及FineSim® 模擬解決方案：具自加熱/老化效應的FinFET裝置建模以及Monte Carlo feature support；類比、邏輯、高頻以及SRAM設計的準確電路模擬結果
• Custom Compiler™客製設計：全著色互動繞線、DRC檢查及密度報表製作、色彩感知EM以及RC報表製作
• NanoTime客製時序分析： 內嵌SRAM低功率設計的準位調節器先進分析，和全新SRAM預充電以及位元線到字元線時序檢查
• ESP-CV客製功能驗證：SRAM、巨集以及元件庫設計的電晶體級象徵等效檢查
• CustomSim可靠性分析：self-heat aware EM規則及先進通孔支援的準確動態電晶體級IR/EM 分析
因為對於「More-than-Moore」解決方案的需求不斷增加，新思科技特別提供針對台積公司chip-on-wafer-on-substrate (CoWoS)封裝技術的設計解決方案，利用矽穿孔(TSV)驅動中介層平台實現多重晶片相鄰組裝。此項解決方案包括IC Compiler II多晶粒實體實作，支援微凸塊及TSV的佈置、分配和繞線；重新配置層(RDL)和訊號繞線，以及CoWoS互連層上的電源網格建立；以多晶粒系統的PrimeTime 時序分析確認多層晶粒與TSV、微凸塊、RDL及訊號繞線金屬的StarRC Ultra寄生萃取支援間的IC Validator LVS連接性。這些最新技術包含分析、實施和簽核驗證解決方案，確保共同客戶能夠取得最佳系統級產品的最大投資報酬率。
關於Synopsys
新思科技是專為開發電子產品及軟體應用的創新公司，也是提供「矽晶到軟體（Silicon to Software™）」解決方案的最佳合作夥伴。身為全球第15大的軟體公司，新思科技長期以來是全球電子設計自動化（EDA）和半導體IP領域的領導者，並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片（SoC）的設計工程師，或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師，新思科技都能提供所需的解決方案，以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪：www.synopsys.com。
